- 您现在的位置：买卖IC网 > Datasheet目录369 > W9751G6KB-25 (Winbond Electronics)IC DDR2 SDRAM 512MBIT 84WBGA Datasheet资料下载
参数资料
| 型号： | W9751G6KB-25 |
| 厂商： | Winbond Electronics |
| 文件页数： | 76/87页 |
| 文件大小： | 0K |
| 描述： | IC DDR2 SDRAM 512MBIT 84WBGA |
| 标准包装： | 209 |
| 格式 - 存储器： | RAM |
| 存储器类型： | DDR2 SDRAM |
| 存储容量： | 512M（32Mx16） |
| 速度： | 2.5ns |
| 接口： | 并联 |
| 电源电压： | 1.7 V ~ 1.9 V |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 84-TFBGA |
| 供应商设备封装： | 84-WBGA（8x12.5） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页当前第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页
W9751G6KB
11.14 Write operation with Data Mask: WL=3, AL=0, BL=4)
Data Mask Timing
DQS/
DQS
DQ
DM
V IH(ac) V IH(dc)
V IL(ac) V IL(dc)
V IH(ac) V IH(dc)
V IL(ac) V IL(dc)
CLK
CLK
CMDMAND
Case 1: min t DQSS
DQS/DQS
DQ
DM
Case 2: max t DQSS
Write
t DS t DH
WL + t DQSS (min)
WL + t DQSS (max)
t DS
t DH
t WR
DQS/DQS
DQ
DM
Publication Release Date: Sep. 03, 2012
- 76 -
Revision A04
相关PDF资料 |
PDF描述 |
|---|---|
| W9812G6JH-6I | IC SDRAM 128MBIT 54TSOPII |
| W9816G6IH-6I | IC SDRAM 16MBIT 50TSOPII |
| W9825G6JH-6I | IC SDRAM 256MBIT 54TSOPII |
| W9864G6JH-6I | IC SDRAM 64MBIT 54TSOPII |
| WM-5614 | CABINET WALL MOUNT 37.25X17.9" |
相关代理商/技术参数 |
参数描述 |
|---|---|
| W9751G6KB25A | 制造商:WINBOND 制造商全称:Winbond 功能描述:Double Data Rate architecture: two data transfers per clock cycle |
| W9751G6KB25I | 制造商:Winbond Electronics Corp 功能描述:DRAM Chip DDR2 SDRAM 512M-Bit 32Mx16 1.8V 84-Pin WBGA 制造商:Winbond Electronics Corp 功能描述:IC DDR2 SDRAM 512MBIT 2.5NS BGA |
| W9751G6KB25K | 制造商:WINBOND 制造商全称:Winbond 功能描述:Double Data Rate architecture: two data transfers per clock cycle |
| W9751G6KB25TR | 制造商:Winbond Electronics Corp 功能描述:512M DDR2-800, X16 制造商:Winbond 功能描述:512M DDR2-800, X16 |
| W9751G6KB-3 | 制造商:WINBOND 制造商全称:Winbond 功能描述:Double Data Rate architecture: two data transfers per clock cycle |
发布紧急采购，3分钟左右您将得到回复。