参数资料
| 型号： | XCS30-3BG256C |
| 厂商： | Xilinx Inc |
| 文件页数： | 51/83页 |
| 文件大小： | 0K |
| 描述： | IC FPGA 5V C-TEMP 256-PBGA |
| 标准包装： | 40 |
| 系列： | Spartan® |
| LAB/CLB数： | 576 |
| 逻辑元件/单元数： | 1368 |
| RAM 位总计： | 18432 |
| 输入/输出数： | 192 |
| 门数： | 30000 |
| 电源电压： | 4.75 V ~ 5.25 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 256-BBGA |
| 供应商设备封装： | 256-PBGA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页当前第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页
Spartan and Spartan-XL FPGA Families Data Sheet
DS060 (v2.0) March 1, 2013
55
Product Specification
R
Product Obsolete/Under Obsolescence
Spartan-XL Family CLB Switching Characteristic Guidelines
All devices are 100% functionally tested. Internal timing
parameters are derived from measuring internal test pat-
terns. Listed below are representative values. For more
specific, more precise, and worst-case guaranteed data,
use the values reported by the static timing analyzer (TRCE
in the Xilinx Development System) and back-annotated to
the simulation netlist. All timing parameters assume
worst-case operating conditions (supply voltage and junc-
tion temperature). Values apply to all Spartan-XL devices
and expressed in nanoseconds unless otherwise noted.
Symbol
Description
Speed Grade
Units
-5
-4
Min
Max
Min
Max
Clocks
TCH
Clock High time
2.0
-
2.3
-
ns
TCL
Clock Low time
2.0
-
2.3
-
ns
Combinatorial Delays
TILO
F/G inputs to X/Y outputs
-
1.0
-
1.1
ns
TIHO
F/G inputs via H to X/Y outputs
-
1.7
-
2.0
ns
TITO
F/G inputs via transparent latch to Q outputs
-
1.5
-
1.8
ns
THH1O
C inputs via H1 via H to X/Y outputs
-
1.5
-
1.8
ns
Sequential Delays
TCKO
Clock K to Flip-Flop or latch outputs Q
-
1.2
-
1.4
ns
Setup Time before Clock K
TICK
F/G inputs
0.6
-
0.7
-
ns
TIHCK
F/G inputs via H
1.3
-
1.6
-
ns
Hold Time after Clock K
All Hold times, all devices
0.0
-
0.0
-
ns
Set/Reset Direct
TRPW
Width (High)
2.5
-
2.8
-
ns
TRIO
Delay from C inputs via S/R, going High to Q
-
2.3
-
2.7
ns
Global Set/Reset
TMRW
Minimum GSR Pulse Width
10.5
-
11.5
-
ns
TMRQ
Delay from GSR input to any Q
FTOG
Toggle Frequency (MHz)
(for export control purposes)
-
250
-
217
MHz
相关PDF资料 |
PDF描述 |
|---|---|
| MPC860PVR80D4R2 | IC MPU POWERQUICC 80MHZ 357PBGA |
| IDT71T75602S133BG8 | IC SRAM 18MBIT 133MHZ 119BGA |
| IDT71T75602S100BGG8 | IC SRAM 18MBIT 100MHZ 119BGA |
| IDT71T75602S100BG8 | IC SRAM 18MBIT 100MHZ 119BGA |
| IDT71V67803S166PFG | IC SRAM 9MBIT 166MHZ 100TQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XCS30-3BG256I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
| XCS30-3BG280C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
| XCS30-3BG280I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
| XCS30-3BG84C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
| XCS30-3BG84I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
发布紧急采购，3分钟左右您将得到回复。