- 您现在的位置：买卖IC网 > PDF目录16490 > SI5325/26-EVB (Silicon Laboratories Inc)BOARD EVAL FOR SI5325/26 PDF资料下载
参数资料
| 型号： | SI5325/26-EVB |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 58/62页 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL FOR SI5325/26 |
| 标准包装： | 1 |
| 主要目的： | 计时，时钟发生器 |
| 已用 IC / 零件： | SI5325，SI5326 |
| 已供物品： | 板，线缆，CD，文档 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页当前第58页第59页第60页第61页第62页
Si5325
Rev. 0.5
61
DOCUMENT CHANGE LIST
Revision 0.23 to Revision 0.24
Clarified that the two outputs have a common, higher
frequency source on page 1.
Changed LVTTL to LVCMOS in Table 2, “Absolute
Maximum Ratings,” on page 5.
Added Figure 1, “Typical Phase Noise Plot,” on page
4.
Updated “5. Pin Descriptions: Si5325”.
Removed references to latency control, INC, and DEC.
Changed font for register names to underlined italics.
Updated "6. Ordering Guide" on page 56.
Revision 0.24 to Revision 0.25
Updated Section "5. Pin Descriptions: Si5325" on
Revision 0.25 to Revision 0.26
Removed Figure 1. “Typical Phase Noise Plot.”
Changed pins 11 and 15 from NC to VDD in “5. Pin
Revision 0.26 to Revision 0.3
Changed 1.8 V operating range to ±5%.
Updated Table 1 on page 4.
Updated Table 2 on page 5.
Added page 14.
Clarified "5. Pin Descriptions: Si5325" on page 52
including pull-up/pull-down.
Revision 0.3 to Revision 0.4
Added register map
Lowered minimum CKOUT frequency
Updated spec tables
ESD tolerance, Table 2 on page 5
Minimum input and output clock frequencies, Table 1 on
page 4
Absolute maximum VDD voltage, Table 2 on page 5
Added to spec table
CKIN voltage limits, Table 2 on page 5
Typical jitter and phase noise values, Table 1 on page 4
No bypass mode with CMOS outputs
Revision 0.4 to Revision 0.5
Expanded electrical specification tables 1 through 7.
Removed support for CMOS outputs in Bypass
mode.
Corrected minor errors in register map section.
Updated " Features" on page 1“.
Added “not recommended for new designs” language.
Updated Table 5 on page 52.
Updated "6. Ordering Guide" on page 56.
Removed note from "5. Pin Descriptions: Si5325" on
相关PDF资料 |
PDF描述 |
|---|---|
| XC61CN2002MR-G | IC SUPERVISOR 2V SOT23-3 |
| M3AAK-1060K | IDC CABLE - MSC10K/MC10F/MSC10K |
| 1-6374659-0 | C/A LC TO LC MM 2.0MM 10M1 |
| H3DKH-5018M | IDC CABLE - HKR50H/AE50M/HPK50H |
| XR16V654DIV-0A-EB | EVAL BOARD FOR XR16V654D 64LQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| Si5325A-B-GM | 功能描述:锁相环 - PLL uP-PROGRAMMABE CLK MULT 10 MHZ-1.4 GHZ RoHS:否 制造商:Silicon Labs 类型:PLL Clock Multiplier 电路数量:1 最大输入频率:710 MHz 最小输入频率:0.002 MHz 输出频率范围:0.002 MHz to 808 MHz 电源电压-最大:3.63 V 电源电压-最小:1.71 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:QFN-36 封装:Tray |
| SI5325A-B-GMR | 制造商:Silicon Laboratories Inc 功能描述: |
| Si5325A-C-GM | 功能描述:锁相环 - PLL uP-PROGRAMMABE CLK MULT 10 MHZ-1.4 GHZ RoHS:否 制造商:Silicon Labs 类型:PLL Clock Multiplier 电路数量:1 最大输入频率:710 MHz 最小输入频率:0.002 MHz 输出频率范围:0.002 MHz to 808 MHz 电源电压-最大:3.63 V 电源电压-最小:1.71 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:QFN-36 封装:Tray |
| SI5325A-C-GMR | 功能描述:时钟发生器及支持产品 mP-Program Precision Clk Multiplier 2/2 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| Si5325B-B-GM | 功能描述:锁相环 - PLL uP-PROGRAMMABE CLK MULT 10 MHZ-808 MHZ RoHS:否 制造商:Silicon Labs 类型:PLL Clock Multiplier 电路数量:1 最大输入频率:710 MHz 最小输入频率:0.002 MHz 输出频率范围:0.002 MHz to 808 MHz 电源电压-最大:3.63 V 电源电压-最小:1.71 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:QFN-36 封装:Tray |
发布紧急采购，3分钟左右您将得到回复。