- 您现在的位置：买卖IC网 > PDF目录17109 > EVAL-ADUC7029QSZ (Analog Devices Inc)EVAL DEV SYSTEM FOR ADUC7029 PDF资料下载
参数资料
| 型号： | EVAL-ADUC7029QSZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 62/104页 |
| 文件大小： | 0K |
| 描述： | EVAL DEV SYSTEM FOR ADUC7029 |
| 设计资源： | ADuC70xx Serial Download Protocol ADuC7029 Dev System Schematic |
| 标准包装： | 1 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页当前第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页
ADuC7019/20/21/22/24/25/26/27/28/29
Data Sheet
Rev. F | Page 60 of 104
MMRs and Keys
The operating mode, clocking mode, and programmable clock
divider are controlled via two MMRs: PLLCON (see Table 61)
and POWCON (see Table 64). PLLCON controls the operating
mode of the clock system, whereas POWCON controls the core
clock frequency and the power-down mode.
To prevent accidental programming, a certain sequence (see
Table 65) must be followed to write to the PLLCON and
POWCON registers.
Table 59. PLLKEYx Registers
Name
Address
Default Value
Access
PLLKEY1
0xFFFF0410
0x0000
W
PLLKEY2
0xFFFF0418
0x0000
W
Table 60. PLLCON Register
Name
Address
Default Value
Access
PLLCON
0xFFFF0414
0x21
R/W
Table 61. PLLCON MMR Bit Designations
Bit
Name
Value
Description
7:6
Reserved.
5
OSEL
32 kHz PLL input selection. Set by
user to select the internal 32 kHz
oscillator. Set by default. Cleared by
user to select the external 32 kHz crystal.
4:2
Reserved.
1:0
MDCLK
Clocking modes.
00
Reserved.
01
PLL. Default configuration.
10
Reserved.
11
External clock on the P0.7 pin.
Table 62. POWKEYx Registers
Name
Address
Default Value
Access
POWKEY1
0xFFFF0404
0x0000
W
POWKEY2
0xFFFF040C
0x0000
W
Table 63. POWCON Register
Name
Address
Default Value
Access
POWCON
0xFFFF0408
0x0003
R/W
Table 64. POWCON MMR Bit Designations
Bit
Name
Value
Description
7
Reserved.
6:4
PC
Operating modes.
000
Active mode.
001
Pause mode.
010
Nap.
011
Sleep mode. IRQ0 to IRQ3 and Timer2
can wake up the part.
100
Stop mode. IRQ0 to IRQ3 can wake up
the part.
Others
Reserved.
3
Reserved.
2:0
CD
CPU clock divider bits.
000
41.78 MHz.
001
20.89 MHz.
010
10.44 MHz.
011
5.22 MHz.
100
2.61 MHz.
101
1.31 MHz.
110
653 kHz.
111
326 kHz.
Table 65. PLLCON and POWCON Write Sequence
PLLCON
POWCON
PLLKEY1 = 0xAA
POWKEY1 = 0x01
PLLCON = 0x01
POWCON = user value
PLLKEY2 = 0x55
POWKEY2 = 0xF4
相关PDF资料 |
PDF描述 |
|---|---|
| EVAL-ADUC824QSZ | KIT DEV QUICK START ADUC824 |
| RPS-1K-22-18/2.0-9 | HEAT SHRINK SLEEVE |
| EBM31DCMN | CONN EDGECARD 62POS .156 WW |
| REC5-243.3DRWZ/H/B | CONV DC/DC 5W 9-36VIN +/-3.3V |
| ADR06WARZ-R7 | IC VREF SERIES PREC 3V 8SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EVAL-ADUC7029QSZ | 制造商:Analog Devices 功能描述:Silicon Manufacturer:Analog Devices C |
| EVAL-ADUC7032QSPZ | 制造商:Analog Devices 功能描述:EVAL BD FOR ADUC7032 - Bulk |
| EVAL-ADUC7033QSPZ | 制造商:Analog Devices 功能描述:QUICK START DEVELOPMENT SYSTEM - Bulk |
| EVAL-ADUC7034QSPZ | 制造商:Analog Devices 功能描述:EVALUATION BOARD - Boxed Product (Development Kits) |
| EVAL-ADUC7036QSPZ | 功能描述:BOARD EVAL FOR ADUC7036 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:QuickStart™ PLUS 套件 标准包装:1 系列:PSoC® 主要目的:电源管理，热管理 嵌入式:- 已用 IC / 零件:- 主要属性:- 次要属性:- 已供物品:板，CD，电源 |
发布紧急采购，3分钟左右您将得到回复。