- 您现在的位置：买卖IC网 > PDF目录25515 > 953002DFLF (INTEGRATED DEVICE TECHNOLOGY INC) 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56 PDF资料下载
参数资料
| 型号： | 953002DFLF |
| 厂商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分类： | 时钟产生/分配 |
| 英文描述： | 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56 |
| 封装： | 0.300 INCH, ROHS COMPLIANT, MO-118, SSOP-56 |
| 文件页数： | 18/35页 |
| 文件大小： | 280K |
| 代理商： | 953002DFLF |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页当前第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页
25
Integrated
Circuit
Systems, Inc.
ICS953002
0924—11/18/09
I
2C Table: PLL1 Frequency Control Register
Bit 7
N Div7
RW
X
Bit 6
N Div6
RW
X
Bit 5
N Div5
RW
X
Bit 4
N Div4
RW
X
Bit 3
N Div3
RW
X
Bit 2
N Div2
RW
X
Bit 1
N Div1
RW
X
Bit 0
N Div0
RW
X
I
2C Table: PLL1 Spread Spectrum Control Register
Bit 7
SSP7
RW
X
Bit 6
SSP6
RW
X
Bit 5
SSP5
RW
X
Bit 4
SSP4
RW
X
Bit 3
SSP3
RW
X
Bit 2
SSP2
RW
X
Bit 1
SSP1
RW
X
Bit 0
SSP0
RW
X
I
2C Table: PLL1 Spread Spectrum Control Register
Bit 7
Reserved
R
0
Bit 6
SSP14
RW
X
Bit 5
SSP13
RW
X
Bit 4
SSP12
RW
X
Bit 3
SSP11
RW
X
Bit 2
SSP10
RW
X
Bit 1
SSP9
RW
X
Bit 0
SSP8
RW
X
I
2C Table: Output Divider Control Register
Bit 7
CPUDiv3
RW
0000:/2
0100:/4
1000:/8
1100:/16
X
Bit 6
CPUDiv2
RW
0001:/3
0101:/6
1001:/12
1101:/24
X
Bit 5
CPUDiv1
RW
0010:/5
0110:/10 1010:/20
1110:/40
X
Bit 4
CPUDiv0
RW
0011:/7
0111:/14 1011:/28
1111:/56
X
Bit 3
AGP/PCIDiv3
RW
0000:/2
0100:/4
1000:/8
1100:/16
X
Bit 2
AGP/PCIDiv2
RW
0001:/3
0101:/6
1001:/12
1101:/24
X
Bit 1
AGP/PCIDiv1
RW
0010:/5
0110:/10 1010:/20
1110:/40
X
Bit 0
AGP/PCIDiv0
RW
0011:/7
0111:/14 1011:/28
1111:/56
X
AGP/PCI Divider Ratio
Programmaing Bits
PLL2
PWD
Byte 12
Pin #
Name
-
Name
Type
-
N Divider Programming
b(7:0)
-
Control Function
-
Byte 13
Pin #
-
PWD
-
Byte 14
Pin #
Name
Type
Control Function
--
0
-
Spread Spectrum
Programming b(14:8)
Spread Spectrum
Programming b(7:0)
Control Function
0
1
01
These Spread Spectrum bits in Byte 13
and 14 will program the spread pecentage
of PLL1
The decimal representation of M and N
Divier in Byte 11 and 12 will configure the
PLL1 VCO frequency. Default at power
up = latch-in or Byte 0 Rom table.
VCO Frequency = 14.318 x [NDiv(9:0)+8]
/ [MDiv(5:0)+2]
PWD
Byte 15
Pin #
Name
Control Function
0
1
-
These Spread Spectrum bits in Byte 13
and 14 will program the spread pecentage
of PLL1
1
CPU Divider Ratio
Programmaing Bits
Type
相关PDF资料 |
PDF描述 |
|---|---|
| 953002CFLFT | 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56 |
| 953220640112 | TELECOM, CORDLESS, BASEBAND CIRCUIT, PDSO16 |
| 953220640118 | TELECOM, CORDLESS, BASEBAND CIRCUIT, PDSO16 |
| 953220650512 | TELECOM, CORDLESS, BASEBAND CIRCUIT, PDSO14 |
| 953220650518 | TELECOM, CORDLESS, BASEBAND CIRCUIT, PDSO14 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 953002DFLFT | 功能描述:时钟发生器及支持产品 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| 953004-1 | 制造商:TE Connectivity 功能描述:SOCKET HEADER 32WAY 制造商:TE Connectivity 功能描述:SOCKET, HEADER, 32WAY 制造商:TE Connectivity 功能描述:SOCKET, HEADER, 32WAY; Connector Type:Wire to Board; Contact Termination:Through Hole Right Angle; Gender:Receptacle; No. of Contacts:32; No. of Rows:2; Pitch Spacing:2.54mm; Contact Plating:Tin; Contact Material:Bronz ;RoHS Compliant: Yes |
| 953-004-1-100-2 | 制造商:3M Electronic Products Division 功能描述: |
| 953008BFLF | 功能描述:时钟发生器及支持产品 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| 953008BFLFT | 功能描述:时钟发生器及支持产品 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
发布紧急采购，3分钟左右您将得到回复。