- 您现在的位置：买卖IC网 > PDF目录25515 > 953002DFLF (INTEGRATED DEVICE TECHNOLOGY INC) 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56 PDF资料下载
参数资料
| 型号： | 953002DFLF |
| 厂商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分类： | 时钟产生/分配 |
| 英文描述： | 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56 |
| 封装： | 0.300 INCH, ROHS COMPLIANT, MO-118, SSOP-56 |
| 文件页数： | 17/35页 |
| 文件大小： | 280K |
| 代理商： | 953002DFLF |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页当前第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页
24
Integrated
Circuit
Systems, Inc.
ICS953002
0924—11/18/09
I
2C Table: Byte Count Register
Bit 7
BC7
RW
0
Bit 6
BC6
RW
0
Bit 5
BC5
RW
0
Bit 4
BC4
RW
0
Bit 3
BC3
RW
1
Bit 2
BC2
RW
1
Bit 1
BC1
RW
1
Bit 0
BC0
RW
1
I
2C Table: WD Time Control Register
Bit 7
WDEN
Watchdog Enable
RW
0
Bit 6
WDSEN
Watchdog Soft Reset
Enable
RW
0
Bit 5
WD Alarm Status
R
x
Bit 4
WD Soft Status
WD Soft Reset Status
R
x
Bit 3
WDTCtrl
Watch Dog Time base
Control
RW
0
Bit 2
WD2
WD Timer Bit 2
RW
1
Bit 1
WD1
WD Timer Bit 1
RW
1
Bit 0
WD0
WD Timer Bit 0
RW
1
I
2C Table: M/N Programming & WD Safe Frequency Control Register
Bit 7
Reserved
RW
1
Bit 6
Reserved
RW
1
Bit 5
WD Safe Freq
Source
WD Safe Freq Source
RW
0
Bit 4
WD SF4
RW
0
Bit 3
WD SF3
RW
0
Bit 2
WD SF2
RW
0
Bit 1
WD SF1
RW
0
Bit 0
WD SF0
RW
0
I
2C Table: PLL1 Frequency Control Register
Bit 7
N Div8
N Divider Prog bit 8
RW
X
Bit 6
N Div9
N Divider Prog bit 9
RW
X
Bit 5
M Div5
RW
X
Bit 4
M Div4
RW
X
Bit 3
M Div3
RW
X
Bit 2
M Div2
RW
X
Bit 1
M Div1
RW
X
Bit 0
M Div0
RW
X
Name
Byte 8
Pin #
-
Watch Dog Safe Freq
Programming bits
-
Byte 9
Pin #
Name
-
PWD
M Divider
Programming bits
Type
PWD
Type
01
1
PWD
-
Byte Count
Programming b(7:0)
-
Type
-
Byte 10
Pin #
Control Function
Name
-
Byte 11
Pin #
Name
-
Control Function
0
Alarm
The decimal representation of M and N
Divier in Byte 11 and 12 will configure the
PLL1 VCO frequency. Default at power
up = latch-in or Byte 0 Rom table.
VCO Frequency = 14.318 x [NDiv(9:0)+8]
/ [MDiv(5:0)+2]
Disable
Enable
1160ms Base
Writing to this register will configure how
many bytes will be read back, default is
0F = 15 bytes.
Writing to these bit will configure the safe
frequency as Byte0 bit (4:0).
-
B10b(4:0)
These bits represent X*290ms (or 1.16S)
the watchdog timer waits before it goes to
alarm mode. Default is 7 X 290ms = 2s.
290ms Base
01
Disable
Enable
01
Normal
Latch Inputs
-
Alarm
相关PDF资料 |
PDF描述 |
|---|---|
| 953002CFLFT | 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56 |
| 953220640112 | TELECOM, CORDLESS, BASEBAND CIRCUIT, PDSO16 |
| 953220640118 | TELECOM, CORDLESS, BASEBAND CIRCUIT, PDSO16 |
| 953220650512 | TELECOM, CORDLESS, BASEBAND CIRCUIT, PDSO14 |
| 953220650518 | TELECOM, CORDLESS, BASEBAND CIRCUIT, PDSO14 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 953002DFLFT | 功能描述:时钟发生器及支持产品 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| 953004-1 | 制造商:TE Connectivity 功能描述:SOCKET HEADER 32WAY 制造商:TE Connectivity 功能描述:SOCKET, HEADER, 32WAY 制造商:TE Connectivity 功能描述:SOCKET, HEADER, 32WAY; Connector Type:Wire to Board; Contact Termination:Through Hole Right Angle; Gender:Receptacle; No. of Contacts:32; No. of Rows:2; Pitch Spacing:2.54mm; Contact Plating:Tin; Contact Material:Bronz ;RoHS Compliant: Yes |
| 953-004-1-100-2 | 制造商:3M Electronic Products Division 功能描述: |
| 953008BFLF | 功能描述:时钟发生器及支持产品 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| 953008BFLFT | 功能描述:时钟发生器及支持产品 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
发布紧急采购，3分钟左右您将得到回复。