- 您现在的位置：买卖IC网 > PDF目录33779 > 440SP (Applied Micro Circuits Corp.) PowerPC 440SP Embedded Processor PDF资料下载
参数资料
| 型号： | 440SP |
| 厂商： | Applied Micro Circuits Corp. |
| 英文描述： | PowerPC 440SP Embedded Processor |
| 中文描述： | 嵌入式处理器的PowerPC 440SP |
| 文件页数： | 81/85页 |
| 文件大小： | 615K |
| 代理商： | 440SP |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页当前第81页第82页第83页第84页第85页
PowerPC 440SP Embedded Processor
82
AMCC Proprietary
Revision 1.23 - Sept 26, 2006
Data Sheet
The following figure shows the timing relationship between SDRAM DDR Data at the input pin and the store of the
data in stage 1.
Figure 11. DDR SDRAM Read Cycle Timing Example
DQS at
PLB 1X Clock
Data at pin
D0
D2
High
Low
FeedBack
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
Data out Stage 2
D1
D3
DDR 1X Clock
DDR 2X Clock
Memclk (Diff.)
Data out Stage 1 (0)
Delayed DQS
Data out Stage 1 (2)
Data out Stage 1 (1)
output
1X DDR Clk cycle
MemCntl pin
Oversampling Guard Band
Valid
Store 1st Data in Stage 2
T1
T2
T3
T4
相关PDF资料 |
PDF描述 |
|---|---|
| 4414-308 | 8 POS SOIC ADAPTER |
| 4414-308LF | 8 POS SOIC ADAPTER |
| 4414-314 | 14 POS SOIC ADAPTER |
| 4414-314LF | 14 POS SOIC ADAPTER |
| 4414-316 | 16 POS SOIC ADAPTER |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 440SPE | 制造商:AMCC 制造商全称:Applied Micro Circuits Corporation 功能描述:PowerPC 440SPe Embedded Processor |
| 440SRIB | 制造商:未知厂家 制造商全称:未知厂家 功能描述:SMOKE ALARM 12-28VDC B/BK |
| 440SS001M08 | 制造商:GLENAIR 制造商全称:Glenair, Inc. 功能描述:EMI/RFI Crimp Ring Adapter Direct Coupling - Standard Profile |
| 440SS001M09 | 制造商:GLENAIR 制造商全称:Glenair, Inc. 功能描述:EMI/RFI Crimp Ring Adapter Direct Coupling - Standard Profile |
| 440SS001M10 | 制造商:GLENAIR 制造商全称:Glenair, Inc. 功能描述:EMI/RFI Crimp Ring Adapter Direct Coupling - Standard Profile |
发布紧急采购，3分钟左右您将得到回复。