搜索：
IC现货
↑搜索排行榜
VHDL有关的书籍
Verilog中模组（module)的概念
active hdl与Foundation
硅分析（Virtuoso Silicon Analysis）
从netlist中查找subckt
ESD分析Part(1)
用calibre比较两个Layout
DRACULA中做LVL
画图习惯与速度
欧位图辅助画图法
Dracula 描述部分(D-F)
使用Calibre做LVL Check
Dracula 描述部分(A-C)
画STD. CELL点线辅助法
Mapping file的使用
在PC机上运行cadence
关于 .cdsenv 的小技巧
Issues in RF IC Design: Lecture 33
高功率870nm和940nm红外线发射器
成功模拟设计源自一头白发
NS推出减少信号抖动的LVDS缓冲器 可提供15kV的静电释放保护
可实现更小有源箝位的高压P沟道MOSFET
HARTING推出B+结构压入式AMC连接器 适用于AdvancedTCA
analog IC design
CMOS集成电路工艺 体硅CMOS工艺设计中阱工艺的选择
集成电路核心关键字解释
集成电路分类
微电子的作用
集成电路的无生产线设计与代工制造之间的关系
集成电路历史回眸
双极型器件layout一览
EEPROM工作原理是怎样的？
关于MOS的dummy问题
Virtuoso非正常退出时版图的恢复
版图设计常见问题
传统AP＆R的思路
绘制inverter 掩膜版图的一些准备工作
Antenna Effect?
建立版图文件
Dracula 描述部分(G-H)
画standard cell的注意点
绘制版图
LVS文件的介绍
版图提取文件的介绍
Diva 验证工具使用说明
DRC 规则文件的编写
印制板技术水平的标志
LVS check的一点经验体会
layout布局经验总结
Virtuso Layout Editor 快捷键归纳
会员服务 广告服务 服务协议 免责条款 欢迎合作 关于我们 买卖网成长计划
买卖网电子技术资料、开发技术
由北京辉创互动信息技术有限公司独家运营
粤ICP备14064281号 客服群：4031849 交流群：4031839 商务合作：QQ 775851086